本課程內以介紹Verilog硬體描述語言為主，除了投影片授課之外，課程並規劃上機實作，將課堂上所學習之語法實際應用並完成電路的設計與模擬驗證，理論與實務並重。課程也會以教育部舉辦之⼤學院校積體電路(IC)設計競賽的題目為例，教導學生如何應用所學之Verilog完成競賽題目之電路設計，同時，期末專題將實作IC設計競賽題目，並報告。最後，課程也將介紹可用於硬體電路合成的Verilog語法，讓學員進一步瞭解硬體設計的觀念與硬體描述語言的關係。